Pylone Blog - タグ:s3c2440

Code Stage用S3C2440Aペリフェラル定義ファイルの公開

codestage-s3c2440

ビットラン JTAGエミュレータ Code Debugger のデバッガソフト Code Stage 用 S3C2440Aペリフェラル定義ファイルを 公開 します。

定義ファイルをデバッガソフトに追加することによって、 直感的なユーザインタフェースでS3C2440Aのペリフェラルレジスタへアクセスできます。

入手方法や使い方については 「DR-01用S3C2440Aペリフェラル定義ファイル」 を参照してください。

関連記事

DR-01用S3C2440Aペリフェラル定義ファイルの公開

新しいデバッガソフト Code Stage に対応したペリフェラル定義ファイルを公開しました。記事: Code Stage用S3C2440Aペリフェラル定義ファイルの公開

bitxneo-s3c2440

ビットラン DR-01共通デバッガソフト用 S3C2440Aペリフェラル定義ファイルを 公開 します。

定義ファイルをデバッガソフトに追加することによって、 直感的なユーザインタフェースでS3C2440Aの ペリフェラルレジスタへアクセスできます。

入手方法や使い方については 「DR-01用S3C2440Aペリフェラル定義ファイル」 を参照してください。

CPU ボード Bishop (7) 『JTAG-ICE』

前回の記事で JTAG-ICE を使わないでフラッシュメモリに書込む方法をご紹介しましたが、実際の開発では JTAG-ICE を用いたデバッグのニーズも多いかと思います。基本的には ARM920T コアを サポートしている JTAG-ICE であれば使用可能ですが、コアだけに対応して CPU 固有 のペリフェラルに対応していない JTAG-ICE では使い勝手はあまりよくありません。

写真 Bishop の推奨 JTAG-ICE は ビットラン株式会社様 の DR-01 です。 DR-01 の デバッガソフト は CPU 固有のペリフェラル定義を簡単に追加できます。 パイロンでは S3C2440 用ペリフェラル定義ファイルを公開する予定です。 このペリフェラル定義ファイルをデバッガソフトに追加することによって、直感的なユー ザインタフェースで S3C2440 のペリフェラルレジスタへアクセスできます。

2008/06/07: ペリフェラル定義ファイルを公開

CPU ボード Bishop (5) 『フラッシュメモリ』

図 Bishop のフラッシュメモリは 4MB の NOR 型 と 128MB の NAND 型です。 NOR は S3C2440 のメモリコントローラに直接つながり、 NAND は S3C2440 の NAND コントローラによって制御されます。

S3C2440 のリセットベクタはメモリコントローラのバンク0 (ROM/RAM の先頭) になります。 出荷状態の Bishop では バンク0 は NOR になっていますので、 ブートローダは NOR にインストールされます。 S3C2440 の Stepping Stone と呼ばれる機能により NAND からもブート可能ですが、 Bishop では Stepping Stone をサポート対象外とさせていただきます。

CPU ボード Bishop (4) 『カメラ』

前々回の記事 でご紹介させていただいた通り、 Bishop の CPU S3C2440 は モバイル機器向けの様々なペリフェラルを内蔵しています。 その中のひとつがカメラインタフェースです。 下の写真はカメラインタフェースに接続できる 1.3M ピクセルの CMOS カメラです。 パイロンでは、このカメラをオプションとして販売することを予定しています。 価格や発売時期などにつきましては、詳細が決まり次第お知らせいたします。

写真 写真